
Mantık Devreleri
DERS 9

Bileşik Mantık Devreleri II
Çoklayıcılar - Veri Seçiciler
(Multiplexers - Data Selectors)


GİRİŞ

Çok sayıdaki giriş bilgisinin zaman paylaşımlı olarak sırayla çıkışa aktarılması olayı, **'multiplexing - veri seçme / çoklama'** olarak tanımlanır.


Bir çok giriş hattından gelen bilgilerden birisini seçerek uygun çıkış hattına yönlendirilmesini sağlayan bileşik devrelere '**çoklayıcı / veri seçici devreler'** (multiplexer) denir ve (MUX) sembolü ile gösterilir. Bir çok veri transferi, zaman paylaşım tekniği kullanılarak multipleksır devreleri yardımıyla gerçekleştirilir. Çoklayıcılar, orijinal isminden hareketle çoğu kere 'multiplexer-multipleksır' olarak adlandırılır.



(a)



b)



Seçme	Çıkış
0	$y=D_0$
1	$y=D_1$

(c)

Şekil 8.21. Çoklayıcı sembolü, fonksiyon şeması ve 2x1 MUX lojik şeması.

Şekil 8.21.a'da sembolü ve Şekil 8.21.b'de fonksiyon şeması görünen veri seçici devresinde girişteki bilgilerden uygun olanının seçilmesi işlemi seçme girişleri (select inputs) ile yapılır. Veri seçicilerde, 2^n sayıdaki giriş hattından uygun olanı seçmek için 'n' sayıda seçme hattına ihtiyaç vardır. Dijital olarak kontrol edilebilen çok pozisyonlu anahtar gibi işlem yapan veri seçiciler, seçme hattının girişlerindeki değere göre çıkışa aktarılacak giriş hattına karar verir (Şekil 8.21.b).


Şekil 8.21.c'deki devrede, girişlerden birisi seçme girişi yardımıyla seçilerek çıkışa aktarılır. İki girişten birisini seçerek çıkışa aktaran bu devre 2x1 MUX olarak isimlendirilir.

Veri seçme işlemini açıklamak için, iki farklı kaynaktan gelen bilgiye göre çıkışındaki bir LED'in farklı hızlarda yanıp sönmesini sağlayacak Şekil 8.22'deki lojik devreyi inceleyelim.

Şekil 8.22'deki devrede bulunan iki girişten çıkışa aktarılmak istenilen bir anahtar yardımı ile seçilir ve seçilen 'VE' kapısının ikinci girişine uygulanan bilgi ilgili 'VE' kapısı çıkışında görülür.

'VE' kapılarının çıkışlarının bağlı olduğu 'VEYADEGİL kapısının girişlerinden birisinin '1' olması ile çıkışı '0' olur ve Anot'u +5V'a bağlı LED yanar. Girişlerden her ikisinin '0' olması durumunda ise 'VEYADEGİL kapısının çıkışı '1' olur ve katoduna '1' gelen LED yanmaz.


LED'in yanıp / sönme hızı, girişlerden uygulanan sinyalin frekansı ile doğrudan ilişkili olarak değişir. Seçme anahtarı ile yapılan işlem, çok veriden/bilgiden istenileni seçmedir.




Şekil 8.22. Kapı devreleri ile gerçekleştirilen veri seçme işlemi.

Şekil 8.23'de blok şeması ve lojik devresi verilen dört girişli multiplexer devresinde; S_0, S_1 girişlerinin kombinasyonuna göre girişlerden birisi çıkışa aktarılır. Diğer bir değişle, her farklı seçme kombinasyonunda bir giriş çıkışta gözükür. Örneğin, I_0 girişi S_0=0, S_1=0 kombinasyonu sonucu çıkışa aktarılırken, I_2 girişi S_0=0, S_1=1 kombinasyonu sonucu çıkışta görülür. 4x1 MUX olarak isimlendirilen bu devreye benzer şekilde iki, sekiz ve onaltı girişli multiplexer devreleri TTL ve CMOS entegre olarak piyasada bulunmaktadır.

Birden fazla çoklayıcı içeren entegrelerde, elemanın çalışmasını kontrol eden bir yetkilendirme girişi (E) ile çıkışta normal ve terslenmiş çıkışların oluşmasını sağlayan kontrol girişleri bulunabilir. Şekil 8.24'de görülen 8*1 MUX devresinde, E=0 olduğu zaman S_2, S_1, S_0 seçici girişleri veri girişlerinden birisini (I_0-I_7), 'Y' çıkışına göndermek üzere seçer. E=1 olduğunda ise, seçici girişlerin durumlarına bakılmaksızın Y=0 değerini alır.




S_1	S_0	Y
0	0	0
0	1	1
1	0	2
1	1	3



Şekil 8.23. 4x1 MUX sembolu, fonksiyon tablosu ve lojik devresi.

Multipleksırları paralel bağlayarak giriş sayısını artırmak mümkündür. Şekil 8.25'de 8 girişli iki multipleksır ile 16 girişli multipleksır oluşturulması görülmektedir. Bu bağlantıda, iki multipleksırın çıkışı birleştirilerek tek çıkış haline getirilmiştir. S_3, S_2, S_1, S_0 seçici girişleri ile, 16 veri girişinden birisinin çıkışa aktarılması mümkündür.


S_3 seçici girişi multipleksırlerden hangisinin aktif olacağına karar verir. $S_3 = 0$ olduğu zaman, üstteki multipleksır yetkilendirilir. S_2, S_1, S_0 seçici girişleri, üstteki multipleksır girişlerinden hangisinin Q çıkışında görüleceğini belirler. $S_3 = 1$ durumunda ise, alttaki multipleksır yetkilendirilir ve S_2, S_1, S_0 seçici girişleri ile alttaki multipleksırın veri girişlerinden birisinin Q çıkışında görülmesi sağlanır.



a) 8x1 MUX Lojik sembolü


GİRİŞLER				ÇIKIŞLAR	
E'	S_2	S_1	S_0	Y'	Y
1	X	X	X	1	0
0	0	0	0	I_0'	I_0
0	0	0	1	I_1'	I_1
0	0	1	0	I_2'	I_2
0	0	1	1	I_3'	I_3
0	1	0	0	I_4'	I_4
0	1	0	1	I_5'	I_5
0	1	1	0	I_6'	I_6
0	1	1	1	I_7'	I_7

b) 8.1 MUX Doğruluk tablosu



c) 8x1 MUX Lojik Devresi


Şekil 8.24. 8x1 MUX lojik sembolü, doğruluk tablosu ve lojik devresi.



Şekil 8.25. İki adet 8x1 girişli Çoklayıcı ile 16x1 çoklayıcı yapımı.


Aynı entegrenin içerisinde iki veya daha fazla sayıda çoklayıcı bulunduğunda, çoklayıcılara ait seçme ve yetkilendirme girişleri çoklayıcının tamamı için ortak kullanılabilir.

74157 entegresinde dört adet iki girişli çoklayıcı bulunur. Bu çoklayıcılar iki adet 4 girişli çoklayıcı olarak kullanılabilirler. Entegrenin 4 girişli çoklayıcı olarak kullanılması durumunda, çoklayıcının tamamındaki iki hattan birisini seçmek için bir adet 'S' seçme hattı yeterli olur (Şekil 8.26). E' yetkilendirme girişi çoklayıcıyı E=0 olduğu zaman yetkilendirir. Çoklayıcıların yetkilendirilmesi ve S=0 olması ile A girişlerinden birisi çıkışa bağlanır. S=1 olduğunda ise, B girişlerinden birisi çıkışa ulaşır. Bu durumda devrenin lojik sembolü ve doğruluk tablosu Şekil 8.26'daki gibi çizilebilir.



E'	S	Y_1	Y_2	Y_3	Y_4
1	X	0	0	0	0
0	0	A_1	A_2	A_3	A_4
0	1	B_1	B_2	B_3	B_4

Doğruluk Tablosu




Şekil 8.26. 74157 entegresi ile yapılan 4 girişli multiplexerin sembolü, doğruluk tablosu ve lojik şeması.

Daha önceki kısımlarda bahsedildiği üzere, çoklayıcı devrelerinin çalışma şekli kod çözücü devrelere çok benzer. Bu nedenle, kod çözücü devreler çoklayıcı olarak kullanılabilir. Kod çözücü devrenin çıkışı, çoklayıcı giriş hatlarıyla kontrol edilebilir. Gerçekleştirilen fonksiyona dahil edilecek kombinasyonlar ilgili giriş hatları 1'e eşitlenerek seçilirken, fonksiyona dahil edilmeyen kombinasyonlar giriş hatları 0'a eşitlenerek yetkisizlendirilir.

Boolean Fonksiyonlarının ve Bileşik Devrelerin Gerçekleştirilmesi

'n' değişkenli herhangi bir fonksiyonu, 2^{n-1} giriş / 1 çıkışlı çoklayıcı ile gerçekleştirmek mümkündür. Boolean fonksiyonun çoklayıcı ile gerçekleştirilmesinde, n+1 değişkenli bir fonksiyonun değişkenlerinden 'n' tanesi bir çoklayıcının seçme hatlarına bağlanırken, kalan tek değişken çoklayıcı girişleri için kullanılır. Örneğin, ABC üç değişkenli bir Boolean fonksiyonunda A değişkenini tek kalan değişken kabul edilip veri girişleri için kullanılırsa, çoklayıcı girişleri A, A', 1, 0 değerlerinden birini alır. Bu dört değerin çoklayıcı girişlerine, diğer değişkenlerin (B,C) seçici girişlere uygulanması ile, Boolean fonksiyonun çoklayıcı ile gerçekleştirilmesi mümkün olur (Şekil 8.27).

Verilen bir Boolean eşitliğini çoklayıcı yardımıyla gerçekleştirmek için, çoklayıcı uygulama tablolarının oluşturulması gerekir. Fonksiyonun uygulama tablolarının oluşturulması ile, çoklayıcının girişlerine uygulanacak bilgiler bulunur.



Şekil 8.27. Boolean fonksiyonun çoklayıcı ile gerçekleştirilmesi.

Uygulama tablosu oluşturma işleminde takip edilecek sırayı, örnek bir uygulama ile birlikte açıklayalım. Açıklama sırasında, üç değişkenli bir fonksiyonda en yüksek basamak değerini ifade eden A değişkeninin giriş olarak kullanıldığını kabul edeceğiz.

$F_{(A,B,C)}=\Sigma(1,3,5,6)$ fonksiyonunun 4x1 çoklayıcı ile gerçekleştirilmesine yardım edecek uygulama tablosunu çıkaralım:

i- Boolean fonksiyonunun ifade ettiği değerler doğruluk tablosunda gösterilir. Doğruluk tablosunda kombinasyonlar sıralanarak, çıkışta '1' oluşması istenen kombinasyonlar belirlenir (Şekil 8.28.a).

ii- Çoklayıcının girişlerinin isimleri yatay olarak yazılarak, altlarına iki sıra halinde bütün mintermler sıralanır. Sıralamada, ilk satırda A=0 olan mintermler, ikinci satırda A=1 olan mintermler yer alır. İlk satır A', ikinci satır A olarak isimlendirilir (Şekil 8.28.b).

iii- Doğruluk tablosunda çıkışın '1' olduğu minterm değerleri daire içine alınır (Şekil 8.28.c).

iv- Her bir sütun ayrı ayrı incelenir. Bir sütundaki iki minterm daire içerisine alınmışsa ilgili çoklayıcı girişine '1', iki mintermde daire içerisine alınmamışsa ilgili çoklayıcı girişine '0' uygulanacağını gösteren işaretleme yapılır (Şekil 8.28.d).

iv- Değişkenin kendisinin temsil edildiği alt minterm (örneğimizde A) daire içerisine alınmışsa ilgili çoklayıcı girişine A, değişkenin değilinin (A') temsil edildiği minterm daire içerisine alınmışsa ilgili çoklayıcı girişine A' uygulanacağını gösteren değerler verilir (Şekil 8.28.d). Böylece uygulama tablosu tamamlanır.

Desimal Değer	A	B	C	F
0	0	0	0	0
1	0	0	1	1
2	0	1	0	0
3	0	1	1	1
4	1	0	0	0
5	1	0	1	1
6	1	1	0	1
7	1	1	1	0

a) Doğruluk Tablosu

	I_0	I_1	I_2	I_3
A'	0	1	2	3
A	4	5	6	7

(b)

	I_0	I_1	I_2	I_3
A'	0	1	2	3
A	4	5	6	7

(C)

	I_0	I_1	I_2	I_3
A'	0	1	2	3
A	4	5	6	7
	0	1	A	A'

Şekil 8.28. Çoklayıcılarda doğruluk ve uygulama tablolarının oluşturulması.

Elde edilen uygulama tablosunun 4x1 MUX devresine uygulanması ile, Şekil 8.29'deki devre oluşur. Oluşan devrede, B ve C değişkenleri seçme girişlerine uygulanırken, çoklayıcı girişleri I_0=0, I_1=1, I_2=A, I_3=A' şeklinde değer alır.

Çoklayıcı girişlerine uygulanması gerekli değeri bulduğumuza göre seçme girişlerinin farklı durumlarında oluşacak çıkış değerlerinin inceleyelim.


Seçici girişleri BC=00 durumunda iken, I_0 girişi seçilir ve I_0=0 olduğundan F=0'dır. Dolayısıyla iki kombinasyonda, yani m_0=A'B'C' ve m_4=AB'C' değerlerinde F=0 olur. Çünkü BC=00 iken, A değeri ne olursa olsun çıkış 0'dır.

BC=01 iken I_1 girişi seçilir ve I_1=1 olduğundan F=1 olur. Bunun anlamı, m_1=A'B'C ve m_5=AB'C kombinasyonlarında F=1 olmasıdır. Çünkü BC=01 iken, A değeri ne olursa olsun çıkış 1'dir.

BC=10 iken I_2 girişi seçilir ve bu girişe A bağlı olduğu için m_6= ABC' kombinasyonunda F=1 olur. Ancak m_2=A'BC' kombinasyonu için A=0 olacağından, F=0 değerini alır.

Son olarak, BC=11 olduğunda, I_3 girişi seçilir ve bu girişe A' bağlı olduğu için m_3=A'BC kombinasyonunda F=1 olur. Ancak m_7=ABC kombinasyonu için F=0 değerini alır. Bu bilgiler, Şekil 8.29'deki doğruluk tablosunda özetlenen bilgilerin analitik açıklamasından başka bir şey değildir.


Çoklayıcı girişlerindeki değişkenlerden en soldakini değil de başka bir değişkeni çoklayıcı girişi olarak kullanmak istiyorsak, uygulama tablosunda gerekli değişikliği yapmak şartıyla istediğimiz değişkeni çoklayıcı girişi için seçebiliriz.




Veri Dağıtıcılar (Demultiplexers - Data Distributors)

Tek bir girişten aldığı bilgileri, her bir çeşit giriş bilgisi farklı çıkışta olacak şekilde dağıtım yapan devrelere, **'Azlayıcı / Veri dağıtıcı devreler'** (Demultiplexer / Data Distributor) ismi verilir (Şekil 8.40.a).


Multiplexer'ın yaptığı işlemin tersini yapan bu devrede seçici girişlerin değeri, giriş verilerinin hangi çıkışa gönderileceğini belirler. Özet olarak; 'demultiplexer devresi, tek bir kaynaktan gelen bilgileri seçme girişleri yardımıyla ayırarak, N çıkış hattından birisine gönderen çok konumlu bir anahtardır' denebilir (Şekil 8.40.b).



(a)



(b)



Seçme	Çıkış
0	$Q_0=D_{in}$
1	$Q_1=D_{in}$

(c)

Şekil 8.40. Demultiplexerin sembolü ve fonksiyon şeması.

Şekil 8.40.c'deki devrede, tek bir girişten uygulanan bilgiyi seçme girişi yardımıyla iki çıkıştan birisine yönlendiren demultiplexer lojik şeması görülmektedir. Seçme girişinin '0' yapılması durumunda D_1 kapısı aktif olup veri girişindeki bilgiyi Q_0 çıkışına aktarırken, seçme girtişinin '1' olması durumunda veri girişindeki bilgi D_2 kapısı üzerinden Q_1 çıkışına aktarılır.

1x8 demultiplexer devresinde tek bir hattan gelen giriş verisi, seçme girişlerinin değerlerine göre 8 adet çıkıştan birisine yönlendirilir. Girişin hangi çıkışa doğru yönlendirileceğine, seçme girişlerinin kombinasyonuna göre karar verilir (Şekil 8.41).

Seçme kodu			**Çıkışlar**							
S_2	S_1	S_0	Q_7	Q_6	Q_5	Q_4	Q_3	Q_2	Q_1	Q_0
0	0	0	0	0	0	0	0	0	0	I
0	0	1	0	0	0	0	0	0	I	0
0	1	0	0	0	0	0	0	I	0	0
0	1	1	0	0	0	0	I	0	0	0
1	0	0	0	0	0	I	0	0	0	0
1	0	1	0	0	I	0	0	0	0	0
1	1	0	0	I	0	0	0	0	0	0
1	1	1	I	0	0	0	0	0	0	0


I: Giriş verisi

Şekil 8.41. 1'den 8 hatta demultiplexer devresi doğruluk tablosu.

Şekil 8.42'de, **'1 hattan 8 hatta demultipleksır'** olarak isimlendirilen ve 1 hattan gelen giriş verilerini, 8 farklı çıkıştan birisine yerleştiren demultiplexer devresi lojik şeması görülmektedir. Seçme girişlerinin her bir kombinasyonunda, 'VE' kapılarından birisi yetkilendirilir ve girişteki verinin çıkışa aktarılması sağlanır. Örneğin, $S_2S_1S_0$ = 000 durumunda yalnızca 0 nolu 'VE' kapısı yetkilendirilirken, $S_2S_1S_0$ =011'de 3 nolu 'VE' kapısı yetkilendirilir.


Şekil 8.42'de görülen demultiplexer devresi, 3 hattan 8 hatta kod çözücü devresine çok benzer. Yalnızca, kapılara 'I' giriş olarak dördüncü bir giriş eklenmiştir. Bununla beraber, birçok kod çözücü entegresi, kod çözücü devrelerine fazladan bir giriş olarak eklenen yetkilendirme girişine sahiptir. Bu durumda; kod çözücü devredeki yetkilendirme girişi demultiplexer'deki 'I' veri girişi ve kod çözücünün A, B, C girişleri de demultiplexer'deki seçici girişler olarak kullanılırsa, kod çözücü entegrelerin demultipleksır olarak kullanılabileceği sonucu ortaya çıkar.

Entegre devre üreticileri ürettikleri bu tip malzemeleri, **'kod çözücü / demultiplexer'** olarak adlandırmakta ve eleman kullanıcı tarafından isteğe uygun olarak kullanılmaktadır. Örneğin, 74LS138 entegresi hem 8'de 1 kod çözücü olarak, hem de 1x8 demultiplexer olarak kullanılabilir (Şekil 8.42). Entegredeki E_1 yetkilendirme girişi I veri girişi olarak kullanılırken, diğer iki yetkilendirme girişi aktif konum alacak şekilde bağlanır.



Şekil 8.42. 1'den 8 hatta demultipleksır lojik devresi.

Entegre demultiplexer olarak kullanılırken, $A_2A_1A_0$ girişleri seçme girişleri olarak kullanılır. Örneğin, seçme girişlerinin 000 olduğu bir durumda yalnızca Q_0 çıkışı aktif olurken, diğerleri '1' değerini alır. Q_0 çıkışı E_1'in '0' değerini almasıyla '0', E_1'in '1' olması durumunda '1' olur. Diğer bir deyişle, Q_0 çıkışı E_1'in aldığı değeri takip ederken (I girişinde olduğu gibi), diğer çıkışlar '1' konumunda bulunur. Aynı şekilde, $A_2A_1A_0$ seçici girişlerine farklı bir kombinasyon uygulandığında ilgili çıkış I veri girişinin aldığı değeri takip eder. Şekil 8.43'de, seçici girişlerin $A_2A_1A_0$=000 değerine sahip olması durumunda Q_0 çıkışının I (E) girişi ile ilişkisi görülmektedir.



$A_2A_1A_0$=000 durumunda giriş ve çıkış dalga şekilleri

Şekil 8.43. 8'de 1 kod cozucu devresinin demultiplexer olarak kullanılması ve ornek sinyal şekli.

Demultiplexer devreleri, tek bir verinin farklı yerlerde kullanılmasını sağlayacak uygulamalar yanında, multiplexer ile birlikte sistemleri basitleştirmek amacıyla kullanılır. Bu kullanım alanlarını birer örnek ile detaylandıralım.

ÖRNEK:

Bir fabrikada kullanılan güvenlik görüntüleme sisteminde, çok sayıda kapıya bağlı olarak çalışan açık / kapalı anahtarlar bulunmaktadır. Her bir kapı ile bir anahtarın durumu kontrol edilmekte ve anahtarın durumu LED'ler ile görüntülenmektedir. LED'ler güvenlik biriminin bulunduğu uzak bir noktada görüntüleme paneline yerleştirilmiştir. Bu devreyi lojik elemanlar yardımıyla gerçekleştirelim.


Şekil 8.44'de yapılması istenen, 8 kapının kullanıldığı güvenlik görüntüleme sistemi prensip şeması görülmektedir. Böyle bir uygulamada yapılacak işlem; her bir kapıdan gelen anahtardan, gösterge panelindeki ilgili LED'e bir hat çekmektir. Bu sistem çok sayıda kablo döşenmesini gerektirir. Uygulanması istenilen devrede bulunan iki birim arasında 8 adet kablo çekilmesi gerekmektedir.

Bu sistemi gerçekleştirmenin diğer bir yöntemi, multiplexer / demultiplexer kombinasyonu kullanmaktır.

Prensip şeması çizilen devrede, sekiz kapıda bulunan anahtarlar multiplexer için veri girişleridir. Kapılar açık olduğu zaman '1' sinyali üretilirken, kapalı olduğu zaman '0' üretilir. Kapıların durumuna göre bu bilgiler multiplexer girişinde gözükür. Mod 8 sayıcı, hem multiplexer hem de demultiplexer için seçici giriş sinyalleri üretir. Multiplexer devresi, girişlere bağlı kapılardan gelen sinyallerden birisini çıkışına aktarır. Bu çıkıştan alınan sinyal demultiplexer'in 'I' girişine uygulanır.

MOD 8 sayıcı çıkışından demultiplexer seçici girişlerine uygulanan sinyaller, I girişinden gelen bilgiyi çıkışlara bağlı olan LED'lere gönderir. Diğer bir deyişle, seri şekilde I girişine gelen bilgiler seçici girişler yardımıyla uygun olan çıkışa aktarılır. Kapılardan birisinin açık olması durumunda, ilgili LED flaş yaparak yanıp-söner. Flaş suresi tetikleme sinyalinin frekansını değiştirmek suretiyle ayarlanabilir.

Yapılan uygulamada, iki uzak sistem arasında 8 hat çekilmesi yerine, multiplexer ve demultiplexer kullanarak 4 hat ile sistem gerçekleştirilir. Demultiplexer devresi, verilerin eş zamanlı olarak transferini sağlayan 'Eşzamanlı Veri İletme Sistemi' (Synchronous Data Transmission System) olarak çalışabilir. Bu konu sayıcı ve kaymalı kaydedici konularını içerdiğinden burada açıklanmayacaktır.




Şekil 8.44. Multiplexer ve demultiplexer'in kullanıldığı güvenlik görüntüleme sistemi prensip şeması.

Karşılaştırıcı ve Aritmetik İşlem Devreleri (Arithmetic Logic Unit)

Karşılaştırıcılar (Comparators)

İki sayıyı karşılaştıran ve büyüklüklerini belirleyen bileşik devreler, '**büyüklük karşılaştırıcı**' (magnitude comparator) olarak isimlendirilir. Karşılaştırma sonucu; A>B, A=B veya A<B'yi belirleyen üç konum ile belirlenir. En yaygın kullanım yerleri Aritmetik Lojik devrelerdir. Karşılaştırıcı devreleri, girişleri aynı veya farklı iken çıkış veren kontrol devrelerinde ve ikili karşılaştırmanın kullanıldığı adres bulma devrelerinde kullanılır.
En basit karşılaştırıcı devresi, tek bitlik A ve B sayılarının eşitlik durumunu karşılaştıran karşılaştırıcı devresidir. Bu devrede A=B durumunda çıkışlardan birisi '1' olurken, A≠B durumunda diğeri '1' olur (Şekil 8.45).



Şekil 8.45. Bir bitlik iki sayının karşılaştırması.

Girişler		Çıkışlar	
A	**B**	**A≠B**	**A=B**
0	0	0	1
0	1	1	0
1	0	1	0
1	1	0	1

İki bitlik bilgiyi karşılaştıran ve A=B, A>B ve A<B çıkışlarını üreten devreyi tasarlayalım.

Devrenin doğruluk tablosu oluşturulur ve çıkışı temsil eden fonksiyonlar yazılırsa, Şekil 8.46.a'daki eşitlikler elde edilir. Elde edilen eşitlikleri temsil eden devrenin çizilmesi ile Şekil 8.46.b'deki lojik devre oluşur.

A	B	A>B	A=B	A<B
0	0	0	1	0
0	1	0	0	1
1	0	1	0	0
1	1	0	1	0


$A>B=AB'$

$A=B=A'B'+AB$

$=A \odot B$

$A<B=A'B$


(a)



(b)

Şekil 8.46. Bir bitlik iki sayıyı karşılaştıran lojik devre tasarımı.

7485 entegresi, dört bitlik iki sayıyı karşılaştıran ve karşılaştırılan bitlerin durumuna göre çıkış oluşturan lojik elemandır (Şekil 8.47). Entegre, karşılaştırılacak sayı girişleri ile birlikte çok sayıda entegrenin bir arada kullanılmasına imkan tanıyan karşılaştırma girişlerine sahiptir. Entegrenin dört bitlik karşılaştırma işlemine ait doğruluk tablosu Şekil 8.48'da görülmektedir.



Şekil 8.47. 7485 karşılaştırıcı entegresi lojik sembolü.

Dört bitlik büyüklük karşılaştırıcı devresi, A girişlerine uygulanan $A_3A_2A_1A_0$ sayıları ile B girişlerine uygulanan $B_3B_2B_1B_0$ sayılarını karşılaştırır. Bütün bitlerde A_i ile B_i değerleri eşitse, iki sayı birbirine eşittir.

Sayıları karşılaştırma işleminde, önce A_3 ve B_3 bitlerini karşılaştırır. Eğer $A_3>B_3$ ise, diğer bitlerin karşılaştırmasına gerek yoktur. Eğer $A_3=B_3$ ise, daha düşük basamak değerine sahip iki bitin karşılaştırılmasına geçilir. Karşılaştırma işlemine, eşit olmayan bir basamak çiftine ulaşıncaya kadar devam edilir. A'nın ilgili hanesi '1've B'ninki '0' ise A>B sonucuna, A'nın ilgili hanesi '0' ve B'ninki '1' ise, A<B sonucuna varılır. Eğer bütün basamaklardaki değerler birbirine eşitse, A=B sonucuna ulaşılır. Karşılaştırma sonucunda varılan karara göre ilgili çıkış '1' yapılır (Şekil 8.48).


Dört bitten daha büyük sayıların karşılaştırılması için, iki veya daha fazla sayıda dört bitlik karşılaştırıcı kaskat şeklinde bağlanabilir. İki karıştırıcının kaskat şeklinde bağlanması durumunda, düşük basamaklı bitleri karşılaştıran devre çıkışları, yüksek basamakları karşılaştıran devrenin ilgili girişlerine Şekil 8.49'daki gibi bağlanır. Bu bağlantı ile, 8 bitlik iki sayının karşılaştırılması işlemi gerçekleştirilebilir.

Sekiz bitin karşılaştırılması işleminde, kaskat girişlerin değerlerine bakılmaksızın yüksek değerli dört bit karşılaştırılır. Yüksek değerlikli bitlerin eşit olması durumunda, düşük değerli dört biti karşılaştıran entegrenin çıkışının uygulandığı kaskat girişleri değerlendirilerek, 8 bitin karşılaştırılması sonucunu veren çıkışlarda karşılaştırma sonucu okunur.

Büyüklük karşılaştırıcılar, bilgisayarlarda (mikroişlemcili sistemlerde) adres kod çözücü devrelerin bir parçası olarak kullanılır. Bu kullanımda, bir karşılaştırıcı bilgisayarın merkezi işlem biriminin ürettiği adres kodu ile bellekte bulunan adresin kodunu karşılaştırır. Karşılaştırılan kodlar eşitse, istenilen işlemi yapmak üzere ilgili devreyi aktif hale getirir.


A_3,B_3	A_2,B_2	A_1,B_1	A_0,B_0	$I_{A>B}$	$I_{A<B}$	$I_{A=B}$	$Q_{A>B}$	$Q_{A<B}$	$Q_{A=B}$
$A_3>B_3$	X	X	X	X	X	X	1	0	0
$A_3<B_3$	X	X	X	X	X	X	0	1	0
$A_3=B_3$	$A_2>B_2$	X	X	X	X	X	1	0	0
$A_3=B_3$	$A_2<B_2$	X	X	X	X	X	0	1	0
$A_3=B_3$	$A_2=B_2$	$A_1>B_1$	X	X	X	X	1	0	0
$A_3=B_3$	$A_2=B_2$	$A_1<B_1$	X	X	X	X	0	1	0
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0>B_0$	X	X	X	1	0	0
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0<B_0$	X	X	X	0	1	0
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0=B_0$	1	0	0	1	0	0
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0=B_0$	0	1	0	0	1	0
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0=B_0$	0	0	1	0	0	1
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0=B_0$	0	0	0	0	0	1

Şekil 8.48. Dört bitlik karşılaştırma işlemi doğruluk tablosu.



Şekil 8.49. Karşılaştırıcıların kaskat bağlanması.

Karşılaştırıcı devresine örnek olarak; Şekil 8.50'deki fotokopi makinası kontrol devresini verebiliriz. 7485 entegresi kullanılarak oluşturulan devrede; çekilmek istenen fotokopi sayısını temsil eden değer 'B' girişine, çekilen fotokopileri sayan devrenin çıkışı ise 'A' girişine uygulanır. İki sayı birbirine eşit oluncaya kadar A<B çıkışı '1' olur ve fotokopi çekimi devam eder. A ve B girişlerindeki değerlerin aynı olması durumunda; 'A=B' çıkışı '1' olur ve fotokopi çekim işlemi durur.



Şekil 8.50. Fotokopi makinası kontrol devresi.

DİNLEDİĞİNİZ İÇİN
TEŞEKKÜR EDERİZ